基於FPGA的多功能時鐘（verilog語言）

基於FPGA的多功能時鐘（verilog語言） 設計內容 設計方案 原理圖 引腳分配圖 實驗項目及詳細文檔 設計內容 基於GX-SOC/SOPC專業級創新開發實驗平臺，實現以下功能 數字鐘功能：可以顯示時、分、秒。 調時功能：可以校正時間。 鬧鐘功能：能對設置的時間進行蜂鳴器提醒。 秒錶功能：能對設置的時間進行倒計時。 日期設置功能：可以顯示年月日並進行設置。 設計方案 主要功能模塊說明： 控制模

>>阅读原文<<