用Verilog在FPGA板上實現鬧鐘功能

本項目介紹了FPGA上鬧鐘的Verilog代碼。Verilog代碼完全可以用於FPGA實現。簡單報警時鐘示於下圖。 鬧鐘輸出24小時格式的實時時鐘，並提供鬧鐘功能。用戶還可以通過開關設置時鐘時間。 完整代碼及測試結果，點擊閱讀國外課棧網「電子物語」專欄主題

>>阅读原文<<