1、 FPGA系統同步復位異步釋放設計

FPGA系統同步復位異步釋放設計 FPGA邏輯設計屬於硬件範疇，不是簡單的代碼實現，更需要有很多的硬件知識積累。 1.1 寄存器和鎖存器 要理解時序電路需要理解裏面的兩個基本單元寄存器（register）和鎖存器（latch）。寄存器：又叫觸發器（flip flop），也可以說成D觸發器。寄存器是邊沿觸發，就是在時鐘翻轉的時候纔對輸入端採樣，然後經過觸發器內部電路延時輸出採樣結果。因此觸發器是依存

>>阅读原文<<