Verilog學習筆記--時延

Verilog-時延spa Verilog HDL模型中的全部時延都根據時間單位定義。下面是帶時延的連續賦值語句實例。 編譯器 assign #2 Sum = A ^ B;編譯 # 2指2個時間單位。 使用編譯指令將時間單位與物理時間相關聯。這樣的編譯器指令需在模塊描述前定義， 以下所示:im `timescale 1ns /100ps時間 此語句說明時延時間單位爲1 n s而且時間精度爲100p

>>阅读原文<<