VHDL編寫二位數值比較器

VHDL編寫二位數值比較器 二位數值比較器是由四個輸入端和三個輸出端組成的比較器，實現兩個二位二進制數大小的比較（用高低電平來表示輸入輸出）真值表以下： （xx表任意狀態） 所以設計時，定義4個輸入端和3個輸出端的實體，分別爲A1A0,B1B0和f1(a>b)f2(a<b)f3(a=b) 具體代碼以下：web LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; E

>>阅读原文<<