VHDL編寫3-8譯碼器

VHDL編寫3-8譯碼器 3-8譯碼器是由3個輸入端和8個輸出端組成的譯碼器，實現3位二進制數轉換成10進制的輸出（用高低電平來表示輸入輸出）真值表以下： 本文用兩種方法來實現譯碼器（case和with-select)web 所以在設計時，定義3個輸入端和兩個8個輸出端的實體（分別時case語言和with-select語言），分別設計兩個結構體HA和HB,在結構體中分別實現case語言和選擇信號賦

>>阅读原文<<