Verilog與VHDL的一些比較

1.列表 verilog VHDL `include LIBRARY IEEE module ENTITY architecture always process wire/reg signal assign <= =阻塞-組合邏輯 <=非阻塞-時序邏輯 posedge clk(negedge) clk’event and clk= ‘1’ 2.圖例 圖例來源網絡，有空可以敲一遍

>>阅读原文<<