一種自動編寫UVM testbench的方法

本文轉自：http://www.eetop.cn/blog/html/28/1561828-437619.html SystemVerilog UVM 是一個以SystemVerilog類庫爲主體的驗證平臺開發框架，驗證工程師可以利用其可重用組件構建具有標準化層次結構和接口的功能驗證環境。UVM方法的強大是毋庸置疑的，但同時UVM卻也不是那麼容易掌握的。對於沒有UVM經驗的工程師，直接使用UVM方

>>阅读原文<<