FPGA設計中管腳電平配置及上下拉的問題

在FPGA設計中一般需要對管腳進行電平屬性配置，包括LVTTL、LVCOMS等等，具體電壓範圍可以參考ISE管腳約束設置參數詳解. 此外，對於在設計中未使用的管腳一般要進行上拉設置，在Quartus ii 的環境中，在assignment->device->device and pin options中選擇unused pins，可以將其設置爲As input tri-state with wea

>>阅读原文<<