關於GPIO中上下拉電阻模式的設置

此文爲轉載        看到原作者對GIOP上下拉電阻模式設置的解釋非常清楚，特轉載至此 上拉寄存器是控制對應端口上拉使能的。當對應位爲0時，設置對應引腳上拉使能，爲1時，禁止對應引腳上拉使能。如果上拉寄存器使能，無論引腳功能寄存器如何設置（輸入，輸出，數據，中斷等），對應引腳輸出高電平。 可見對應於S3C2410的GPB-BPH口內部有上拉電阻寄存器，當相應的上拉電阻使能時，對應的I/O引腳懸

>>阅读原文<<