altera FPGA 上 DDR3 管腳如何分配

1 確定佔用的 bank 在 pin_planer 界面，首先右鍵打開 show_banks，確定好 DDR3 要佔用的 banks，使用1.5v供電，記住 bank位置 每組 DDR3 只能使用同一個 column，即bank號裏的 數字 必須相同 所有pin儘量在1個bank上，以減少爬坡時間提高頻率，但是每個bank只能支持 1組 lanes+ 控制管腳（或者 四組 lanes，沒有控制管腳

>>阅读原文<<