異步FIFO設計

小魚FPGA 小魚FPGA 「格雷碼；跨時鐘域同步；異步FIFO常用於跨時鐘域數據緩衝；參數化可配的異步FIFO」 01 — 異步FIFO結構 異步FIFO的整體結構大致如下： Write_control:控制寫操作與滿信號（w_full）的判斷與產生。 Read_control:控制讀操作與空信號(r_empty)的判斷與產生。 RAM:雙端口數據存取RAM。 Bin_to_gray:二進制碼轉

>>阅读原文<<