MAC與PHY之間的接口標準 MII/GMII

轉載 http://www.wangdali.net/mii/

Media Independent Interface ( MII )，介質獨立接口，起初是定義100M以太網（Fast Ethernet）的 MAC 層與 PHY 芯片之間的傳輸標準（802.3u）。介質獨立的意思是指，MAC與PHY之間的通訊不受具體傳輸介質（雙絞線或光纖等）的影響，任何MAC和PHY均可以經過MII接口互連。

MAC與PHY之間的MII鏈接能夠是可插拔的鏈接器，或者是同一塊PCB上MAC與PHY之間的走線。

MDIO 是MII接口的一部分，用於在MAC和PHY之間傳遞配置信息。在系統上電瞬間，PHY芯片經過管腳的電平狀態肯定原始設置，進而經過MDIO更改配置。

最初MII定義數據 4 bit 發送+ 4 bit 接收，每位數據速率 25MHz ，總數據速率 100Mbps 。其它 MII 標準的變種，包括 RMII，GMII，RGMII，XGMII，SGMII，基本上都是定位於更高速率或者更少的信號數的目標，圖1表示在以太網通訊層次模型中MII接口的位置。

 

 

 

 

圖1. IEEE 802.3 標準（100Mbps +）

MII: Media Independent Interface

---

MII接口信號包括三類，分別爲：

• 發送端信號：TXCLK, TXD[0-3], TXEN, TXER
• 接收端信號：RXCLK, RXD[0-3], RXDV, RXER, CRS, COL
• 配置信號：MDIO, MDC

信號方向以下圖所示，其中 TXER 爲選配。MII 共計 18 根信號線，只有 MDIO/MDC 信號能夠在不一樣PHY間級聯。假定系統中有 8 個PHY，則MII信號總數爲 8*16 + 2 = 130 根！爲減小信號數，RMII接口應運而生。

 

 

 

圖2. MII Interface

RMII: Reduced Media Independent Interface

---

相比於MII接口，RMII有如下四處變化：

• TXCLK 和 RXCLK 兩個時鐘信號，合併爲一個時鐘 REFCLK
• 時鐘速率由 25MHz 上升到 50MHz，單向數據由 4 bits 變爲 2 bits
• CRS 和 RXDV 合併爲一個信號 CRSDV
• 取消了 COL 信號

RMII信號以下圖所示。RMII只要 9 根信號線，相比於MII的 18 根信號可謂有很多的刪減，在同一個系統中的多個設備能夠共享 MDIO, MDC 和 REFCLK 信號線。

 

 

 

圖3. RMII Interface

 

GMII: Gigabit Media Independent Interface

---

GMII接口的數據速率可達 1000Mbps，其時鐘頻率爲 125MHz ，單向數據位寬 8 bits。GMII向下兼容MII，能夠像MII同樣工做在 100Mbps 和 10Mbps 的數據速率。

GMII接口信號包括三類，分別爲：

• 發送端信號：GTXCLK, TXCLK, TXD[0-7], TXEN, TXER
• 接收端信號：RXCLK, RXD[0-7], RXDV, RXER, CRS, COL
• 配置信號：MDIO, MDC

發送端包括兩個時鐘信號 GTXCLK 和 TXCLK，當設備工做於 1000Mbps 模式時，TXD, TXEN, TXER 是與 GTXCLK （125MHz）同步的，而在 10/100Mbps 工做模式時，以上數據信號是同步於由PHY提供的TXCLK 的，其中 100Mbps 時是 25MHz，10Mbps 時是 2.5MHz。接收端時鐘只有一個時鐘信號 RXCLK，它是從接收數據中恢復的時鐘。

 

 

 

圖4. GMII Interface

 

RGMII: Reduced Gigabit Media Independent Interface

---

RGMII相比於GMII減少將近一半的管腳數（24 → 12），經過如下兩種方式：

• 1000Mbps模式下，在時鐘的上/下邊沿均採樣數據
• 取消不重要的如 CRS, COL 等信號

在RGMII接口中 MAC 在 TXC 上一直提供時鐘信號，而不像在GMII接口中那樣，10/100Mbps 模式下時鐘是由 PHY 提供（TXCLK），而 1000Mbps 模式下時鐘是由 MAC 提供（GTXCLK）。在RGMII中應用到源同步時鐘，即數據與時鐘信號是同步的。這要求在PCB設計中，要對時鐘信號額外增長 1.5~2 ns 的延遲以保證接收端的創建/保持時間知足要求。在 RGMII v2.0 規範中有定義MAC/PHY內部延遲（RGMII-ID），由此避免PCB設計中再要增長這個延遲。

在RGMII接口中：

• 1000Mbps 模式，數據在時鐘的上/下邊沿均採樣
• 10/100Mbps 模式，數據僅在時鐘上升沿採樣

RXCTL 和 TXCLT 爲複用的傳輸控制信號。RXCTL 在時鐘的上升沿表明 RXDV，在時鐘的降低沿表明（RXDV xor RXER）；TXCTL 在時鐘的上升沿表明 TXEN，在時鐘的降低沿表明（TXEN xor TXER）。

RGMII v1.3 採用 2.5V CMOS 電平，RGMII v2 採用 1.5V HSTL 電平。

 

 

 

圖5. RGMII Interface

 

SGMII: Serial Gigabit Media Independent Interface

---

SGMII發送和接收時鐘頻率均爲 625MHz，採用 DDR 模式，所以數據速率爲1.25Gbps。SGMII相比於GMII，功耗更低，採用 SerDes 接口後管腳數更少。SGMII發送和接受數據各 1 對差分信號（LVDS），另外還有 1 對差分時鐘，共 6 根線。對於 MAC/PHY 中包括時鐘恢復電路（CDR, Clock and Data Recovery circuitry ）的系統，TXCLK 能夠省略，SGMII接口只須要 4 根線，相比於GMII（ 24 根）和RGMII（ 12 根）信號線大大減小！

TX/RX在數據發送端必須同時產生時鐘，而接收端的時鐘是可選的，由於能夠經過 CDR 恢復時鐘。在 10/100Mbps 工做模式下，數據分別重複發送 100/10 次，所以時鐘always是 625MHz。

 

 

 

 

圖6. SGMII Interface

 

 

 

圖7. 4-Wire/6-Wire SGMII

XGMII: 10 Gigabit Media Independent Interface

---

XGMII 是用於10G以太網的MAC與PHY設備間通訊的接口標準，它包括 32 bits 的數據通道（RXD & TXD），兩組 4 bits 的控制通道（RXC & TXC）和兩組時鐘（收/發），時鐘頻率 156.25 MHz ，工做在 DDR 模式。圖8表示XGMII接口的鏈接示意圖，注意 RXD/TXD 信號上的 36 表示 32 bits 數據 + 4 bits 控制信號，其中每 8 bits 數據稱爲 1 個Lane，共用 1 路控制信號。

• 10 Gbps = 156.25 MHz * 32 bits * 2

XGMII信號數目（74 根）較多，一般用於芯片內的鏈接，不適合做爲芯片間通訊的接口，所以協議定義XGXS（XGMII eXtender Sublayer）子層以縮減信號數目，簡化硬件設計。XGXS 子層主要完成 8b/10b 編碼和不一樣Lane之間的去偏斜等功能。如圖8所示，在信號鏈的兩端，MAC和PHY 都包括XGXS子層，XAUI 是 XGXS 之間通訊的接口。

XAUI 接口包括4組發送差分對和4 組接收差分對，共 16 根信號。每組差分對（Lane）的數據速率爲 3.125 Gbps，所以總的數據速率爲 4 * 3.125 Gbps = 12.5 Gbps，考慮到8b/10b的效率爲80%，所以實際數據速率爲 12.5Gbps * 80% = 10 Gbps。

 

 

 

圖8. XGMII Interface

XFI/XFP

 

XFI 是10G以太網 PMA（Physical Medium Attachment）和 PMD（Physical Medium Dependent）之間的接口標準，它只有兩對差分線（收/發），共 4 根線，如圖9所示。XFI 接口速度達到 10.3125 Gbps，採用 64B/66B 編碼，在XAUI與XFI之間使用到 SerDes 以減少信號數。

 

 

 

圖9. 10GbE Layer & Interface

XFP（10 Gigabit Small Form Factor Pluggable）是指應用XFI接口的光模塊，應用於10G以太網的光傳輸。