有限狀態機(FSM)設計原理

1 概述 2 狀態機的描述方法 3 FSM的狀態編碼 4 FSM的Verilog HDL 設計的基本準則及有限狀態機設計的通常步驟 　基本準則 　通常步驟 5 設計舉例 51一段式one alwaysFSM 52 三段式three-alwaysFSM 53 總結 1.1 概述 　　有限狀態機是由寄存器組和組合邏輯構成的硬件時序電路。有限狀態機的狀態(即由寄存器組的1和0的組合狀態所構成的有限個狀態

>>阅读原文<<