SettingTime分析和快速估算

        這幾天在做PLL時，無意間遇到這樣一個問題，在自動校準電路里面，需要VC的切換，由於鎖定時間對於PLL來說比較重要，如何通過VC部分連接的電容和電阻，不通過仿真，能夠快速的估算出建立時間呢，或者給出一個建立時間計算所需要的電阻值呢？利用Laplace變換解決了這個問題，通過matlab和Candence驗證，該計算值和仿真值相差較小

>>阅读原文<<