FPGA之vivado

FPGA之vivadoweb Vivado工程文件包括源文件、約束文件和仿真所用的激勵文件。數組 在源文件和激勵文件中，timescale 1ns / 1ps表明模塊時鐘週期爲1ns，時鐘精度爲1ps。svg 約束文件中通常包括電平約束、管腳約束和組約束等，特別注意的是約束文件是區分大小寫的。xml 普通IO口只需約束管腳號和電壓。get 管腳約束以下：源碼 set_property PACKAG

>>阅读原文<<