用LUT來搭建乘法器

引言 卷積佔據了CNN網絡中絕大部分運算，進行乘法運算通常都是使用FPGA中的DSP，這樣算力就受到了器件中DSP資源的限制。比如在zynq7000器件中，DSP資源就較少，神經網絡的性能就無法得到提升。利用xilinx器件中LUT的結構特徵，設計出的乘法器不但能靈活適應數據位寬，而且能最大限度降低LUT資源使用。 01 Xilinx ultrascale器件LUT結構 在這裏簡要介紹一下ultr

>>阅读原文<<