FPGA時序邏輯中常見的幾類延時與時間（五）

    FPGA邏輯代碼重要的是理解其中的時序邏輯，延時與各類時間的記憶也是一件頭疼的事，這裏把我最近看到的比較簡單的幾類總結起來，共同窗習。

   1、平均傳輸延時

平均傳輸延時

2、開啓時間與關閉時間

開啓時間與關閉時間

三極管Td 延遲時間   Tr上升時間   合稱開啓時間

三極管Ts存儲時間    Tf降低時間    合稱關閉時間

 3、觸發器創建時間與保持時間

創建時間（Tsu：set up time）是指在時鐘沿到來以前數據從不穩定到穩定所需的時間，若是創建的時間不知足要求那麼數據將不能在這個時鐘上升沿被穩定的打入觸發器；保持時間（Th：hold time）是指時鐘信號到來以後數據穩定保持的時間，若是保持時間不知足要求那麼數據一樣也不能被穩定的打入觸發器。

4、鎖存器  恢復時間和移除時間

      

在時鐘沿到來以前的 recovery time 以前，異步信號必須釋放 (變無效)，在時鐘沿到來以後的 removal time 以後，異步信號才能變有效，也就是說在從 recovery time 到 removal time 這段時間內，異步信號是不能有效的。異步信號中的recovery time和removal time相似setup 和 hold time，能夠考慮爲異步復位信號。

輸出響應時間（Tco）　：觸發器輸出的響應時間，也就是觸發器的輸出在clk時鐘上升沿到來以後多長的時間內發生變化，也即觸發器的輸出延時。

5、Tc與Tm

Tc: time from clock to Q

                                                                                                                                                        Tm: Metastability Time