簡單CPU設計實踐

這裏沒有加入乘法器和除法器，由於這些的體積很大，也會大大增長運算器的複雜性，在現實當中，早期微處理器因爲集成度低，規模小，幾乎都不設置乘法器。但若是要作乘法怎麼辦呢？有兩種方法，一種是用CPU的微指令實現乘法（微指令之後會講），一種是靠軟件編程實現。例如8086的MUL、DIV實際是經過微指令實現的，CPU並無專門的乘法器。隨着集成度的提升，纔有專門的乘法器，甚至有的處理器還配置了陣列乘法器。

寄存器組

注意事項

PS：各個組件名字叫法可能各類資料上不相同，但通常容易辨別的~

首先考慮通用寄存器

對於寄存器，須要實現的基本功能就是寫數、儲存、讀數，通常至少要有輸入端、時鐘端（異步也有叫送數端）、輸出端，另外根據具體狀況，可能還須要使能端和清零端。

注意寄存器的時鐘信號（送數信號）必需要是邊沿觸發的！

不能用鎖存器代替觸發器，由於鎖存器會有空翻現象，控制時鐘必須保持高度一致，對於毛刺（冒險競爭）現象很難處理。

這裏須要區分寄存器和鎖存器，最主要的區別就是寄存器是邊沿觸發，鎖存器是根據電平來送數或保持（也即同步觸發）。

另外還須要區分的是觸發方式，多是因爲翻譯的緣由，國內不少資料對觸發方式的叫法不一致，這裏列出不一樣名稱的對應關係：

Latch----鎖存器--同步觸發器（電平信號激活）

Flip flop-觸發器--邊沿觸發器（邊沿信號激活）

另外RS觸發器=基本RS鎖存器

同步RS觸發器=門控RS鎖存器

另外Flip flop在臺灣叫正反器。

使能端

對於寄存器組，因爲寄存器共用輸入線，須要對寄存器進行選擇，選擇的寄存器容許送數，其餘寄存器不容許送數，因此這裏的寄存器單元必需要帶有使能端，使能端能夠這樣構造：

在EN=0時，老是保持不變，在EN=1時容許送數。

（Logisim的D觸發器自己帶有使能端，這裏爲了演示不使用EN端）。

留下個思考題：

使能端能夠這樣構造嗎？爲何？

構建寄存器組

有了以上的基礎就能夠開始構建寄存器組了！

首先，咱們考慮對寄存器的寫入。

須要對寄存器寫入，這就須要數據輸入端，此外，還須要指定對哪一個寄存器寫，這能夠把多個寄存器編址，用地址來表示一個具體的寄存器，好比四個寄存器能夠用兩位地址指定一個寄存器，八個須要三位。

但若是一個都不寫怎麼辦呢？時鐘是不會變的，一旦時鐘來了就會寫，這時候，使能端就發揮做用了，咱們利用使能端結合地址實現指定一個寄存器，利用讀寫端和使能端結合實現要不要寫入。

而後考慮對寄存器的讀取

寄存器的輸出端是一個持續不斷的輸出，而根據前面的運算器，咱們須要從寄存器取兩個操做數輸入運算器，所以，寄存器組須要有兩個輸出，這兩個輸出要可以分別選擇鏈接到兩個寄存器，也就是要實現選擇兩個寄存器分別輸出到A、B端，這個好解決，兩個通道分別設置兩個數據選擇器，每一個選擇器可以選擇任意的寄存器。

補充：寄存器的時鐘端是隻針對寫操做而言的，一旦上升沿到來而且讀寫端爲1且寄存器被選中，那麼輸入端的數就會送到寄存器中。對於輸出端，無論時鐘怎樣，也無論讀寫端是0仍是1，輸出端時時刻刻都是寄存器的值。

實際上，這裏構建的只是一個通用寄存器組，還有一些特殊功能的寄存器爲了方便，我把它放到了後面的控制器中。

至此，通用寄存器組就構建完成啦。

控制器

控制器顧名思義，是整個CPU的控制中心，用來控制數據的流向，程序的轉移。

通常來講，控制器包括程序計數器（PC），指令譯碼器（ID），有時也將指令寄存器（IR）放到控制器中。

總的控制功能是這樣實現的：

程序計數器負責保存程序執行到的位置，指令寄存器保存當前指令，指令譯碼器把指令轉化成控制字（控制字後面會將）。

程序計數器

首先須要知道指令在哪裏：

通常來講，程序包括三種結構：順序、分支和循環，其中分支和循環實際上能夠由跳轉實現，因此程序的執行方式能夠概括爲順序和跳轉，對於順序執行，只須要對程序計數器每次加一個固定的數便可實現，對於跳轉，有兩種方式實現，一種是絕對跳轉，一種是相對跳轉，絕對跳轉直接給出下一條指令的地址，對程序計數器直接置數，對於相對跳轉，則經過程序計數器加上或者減去某個值實現，通常來講大多數狀況下用的是相對跳轉。

程序計數器能夠用寄存器、加法器和數據選擇器實現

若是要順序執行，則MUX選擇常數01，指令所在地址每次加一

若是要跳轉，則MUX選擇下方的通路，下一條指令地址爲當前地址加上偏移量。

指令寄存器

程序計數器給定了地址就能夠把指令從存儲器取過來了

指令從存儲器取來放入指令寄存器中，指令寄存器與通常的寄存器徹底同樣。

取得了指令還須要對指令進行譯碼，因爲譯碼後的控制字與數據通路緊密相關，因此必須先肯定好數據通路。

數據通路設計

數據通路是關於CPU內部多個組件直接數據的流向通道。

數據通路的類型多種多樣，有的程序和數據分開，有的不分開，有的全部數據共用一條總線，也就是CPU的內部總線，也有的數據總線分多條。

在這裏咱們採用一種相似於MIPS的數據通路，其中程序、數據的數據線和地址線全都有專用的線，數據在寄存器與運算器、存儲器都存在直接的通路，這樣可以使得控制較爲方便，效率比較高，可是連線比較多，尋址不夠靈活。

一個大體的通路以下圖所示（存儲器就是RAM）：

（上圖的通路中，存儲器接受的兩路信號分別是數據線和地址線）

仔細觀察上圖不難發現，這種通路沒法在一個週期裏面實現寄存器簡介尋址並參與運算，由於一個週期要麼訪問存儲器，要麼進行運算。

此外上圖沒法實現當即數尋址，這是沒法忍受的，因此必需要在通路中加入當即數通路。

控制字

那麼問題來了，兩個或多個數據聚集到一塊兒怎麼辦？就像上圖紅圈的地方。

辦法是在每一個交叉的地方設置「閘門」，也就是數據選擇器，從而選擇不一樣的通路。

對於存儲器，只要提供「是否寫入"的信號就能間接肯定是否走存儲器這條通路。

相似於這中閘門的還有許多，就像前面寄存器上面的A、B選擇線、寄存器選擇線、是否寫入寄存器等。

把全部的這些控制通路的信號聚集到一塊兒，組合成一個二進制數，就能夠經過一個二進制數來控制通路了，這就是控制字！

經過控制字，能夠決定在這個週期裏面，用哪些寄存器作爲待運算的數、是進行運算仍是送入存儲器、進行何種運算、是把運算結果仍是存儲器讀出的值送入寄存器、送入哪一個寄存器。

經過肯定以上的信號，就能肯定CPU要作的事情了！這就是控制字的做用，而指令能夠看作是控制字的壓縮碼！

對於ADD R3，R2，R1，（即R3=R2+R1）這一條指令，實際CPU作的事情就是：

在A通道選擇R2輸出，在B通道選擇R1輸出

不選擇當即數

存儲器不寫入

運算器選擇加法運算

選擇運算器輸出的結果

選擇R3做爲待寫入寄存器

寄存器組寫入信號激活

時鐘信號上升沿到來！

R3的值成功變爲R2+R1！

這裏是主要的控制字（其中標誌位和跳轉後面會講）

指令譯碼器

雖然控制字可以選擇全部的通路，實現全部的功能，可是有些通路是無心義的，咱們並不須要，此外，控制字一般比較長，須要多個字節才能存放，這樣大大浪費了資源，因此就得想個辦法！

辦法就是採用指令譯碼器！

首先咱們能夠對控制字的根據通路分類，好比運算功能的通路基本一致，都是經過運算器運算，只是選擇的運算功能不一樣，跳轉通路同樣，只是根據不一樣的標誌位跳轉，這裏分析能夠獲得如下分類（固然不是最佳的，須要在壓縮率和靈活性直接權衡）

其中V的意思是有效，X的意思是無效（無關），IM指的是當即數。

在上圖中，能夠對W/CI/RM/WM/SF/JP/JW進行編碼，編碼成000,001,010,011,100，這樣只須要三個信號就能肯定六個控制信號了，也就是這樣：

加上其餘的信號，好比運算選擇信號、寄存器選擇信號、當即數，就是一個完整的指令格式了！

至於怎麼編碼，須要用到組合邏輯分析的知識，若是實在以爲麻煩，也能夠藉助Logisim等工具自動生成

這裏是我設計的譯碼器：

從上圖能夠看出，選擇功能須要3bit，選擇運算須要5bit，選擇目標寄存器2bit，源寄存器A2bit，源寄存器B2bit，已經有14bit了，即便是16bit的指令，剩下的當即數和跳轉方式幾乎沒有容身之地了，而加大指令長度又會形成浪費，這時能夠採用複用技術，某些位在不一樣的狀況下行使不一樣的功能。例如這裏當寄存器與當即數運算時，B寄存器佔用的資源複用做當即數，當跳轉時，運算選擇信號其中的S二、S一、S0複用做跳轉方式，全部的寄存器選擇信號複用爲當即數。