IC設計基礎系列之CDC篇4：跨時鐘域信號如何處理（來自百度經驗）

來自：https://jingyan.baidu.com/article/ce09321b5aab652bfe858f54.html 無論是數據通訊領域還是IC設計領域（包括FPGA設計，ASIC設計），跨時鐘域的信號都是相當難處理的，如果處理不好電路可能進入亞穩態狀態，整個電路不能夠正常的工作，而且還可能帶來芯片的損壞，因而必須通過一些手段進行跨時鐘域的處理。 如果是單根信號或者數據量比較小的信

>>阅读原文<<