IC設計多時鐘域處理

1.​​​​​​​多時鐘域設計面臨的困難 違背建立時間與保持時間 引起的亞穩態問題 1、違背建立時間和保持時間 建立時間：在時鐘上升沿來臨之前數據需要保持一段時間不變，具體的時間長度與寄存器工藝有關 保持時間：在時鐘上升沿採樣後，數據數據也需要保持一段時間穩定不變 對於單時鐘域來說，滿足上述條件很容易。但多時鐘情況下，一個時鐘域的輸出在另一個時鐘域時鐘上升沿發生改變很常見。 此時會引起第二個時鐘域

>>阅读原文<<