SPI通信實驗---verilog(FPGA作爲從機，使用可讀可寫)

文章原地址： http://www.cnblogs.com/fhyfhy/p/4429302.html   SPI通信實驗---verilog(FPGA作爲從機，使用可讀可寫)    本實驗講究實用性，故設計思想爲：主機先向從機發送地址，若是向從機寫入數據，則向從機發送數據，若是讀取從機數據，則向從機發送時鐘，然後在時鐘下降沿讀取數據即可。cs信號上升沿作爲SPI通信的結束信號。rom程序只是做測

>>阅读原文<<