[轉載]一個支持Verilog的Vim插件——自動插入always塊

原文地址：一個支持Verilog的Vim插件——自動插入always塊 做者：hover

插件支持always塊的自動插入，若是用戶要插入時序always塊，須要在端口聲明中標誌時鐘和異步復位信號（僅支持單時鐘域）。

例如：

input     mea_clk;  // clock

input     mea_rst_n; // reset

在末行命令模式下輸入Alpp，則會在當前光標下一行，插入：

always @(posedge mea_clk or posedge mea_rst_n) begin

    if (mea_rst_n) begin

    end

    else begin

    end

end

同理，Alpn對應(posedge mea_clk or negedge mea_rst_n)

Alnp對應(negedge mea_clk or posedge mea_rst_n)

Alnn對應(negedge mea_clk or negedge mea_rst_n)

Alp對應(posedge mea_clk)

Aln對應(negedge mea_clk)

Al對應always (*) begin