verilog中仿真延遲爲負數會怎麼樣

背景： //---------------------------------------------------------------------------------------------------------------------------------------- 一般我們習慣於在非阻塞賦值前加入一個延遲值，如下： 假設這個延遲值爲負數會怎麼樣？ 驗證： //---------

>>阅读原文<<