Vivado 時序問題簡析

之前一陣子用vivado嘗試建立一個fpga工程，使用zedboard，在建立過程中遇到時序問題，在此簡單的介紹一下，有待完善 時序不滿足要求，綜合不能通過，時序約束問題主要包含以下四個方面： 1.約束不完整；2.約束路徑長；3.邏輯深；4.不正確的過約束； 時序約束需要注意的是跨時鐘域約束，在vivado或是ISE中默認認爲時鐘都是相關的，會導致不合理的時序約束。對於跨時鐘域的處理是數據需要使用

>>阅读原文<<