VIVADO vhdl verilog 實現矩陣運算

FPGA開發過程中可能用到矩陣算法運算，這裏介紹一個相對比較簡單的方式 比如一個32*32的矩陣結構爲： 我們可以用兩個RAM和一個運算單元及一個輸出緩存RAM進行緩存結果： 具體的框架爲下入所示： 存放的順序爲： 程序主要就是地址的控制了，我們可以用3個簡單的計數器，通過控制好取數的座標即可： 注意高低位的順序， 驗證：對於這種大位寬的數據運算的設計，最好借用matlab產生測試數據，然後對比計

>>阅读原文<<