fpga時序相關—set_input_delay和set_output_delay

set_input_delay與set_out_delay理解input set_input_delayim 當fpga 外部送入fpga內部寄存器數據時，會有時鐘launch clk以及latch clock，前者負責將數據從外部寄存器中送出，後者要在setup和hold都知足的狀況下將數據鎖入fpga內部寄存器，在這個過程當中，若是launch clk將數據送出到達fpga內部寄存器端口，上一

>>阅读原文<<