全志平臺雙路LVDS配置

在全志A40I調試雙路lvds 起初看參數配置去調試，但是一直是黑屏，所以到處在網上產找資料 最終雙路lvds終於有顯示了，話不多說，直接進入正題 先查看雙路lvds的規格書 lcd_dclk_freq， lcd_ht 是指兩個 link 合併後的時鐘頻率和 cycle 個數。 故 lcd_dclk_freq = 54x2 = 108， lcd_ht = 844x2=1688 a40i-andro

>>阅读原文<<