FPGA學習嵌入式硬件最小系統搭建（二）（RAM，system_id及PIO等）

時間 2020-12-30

標籤 FPGA fpga nios verilog 嵌入式經驗分享简体版

原文原文鏈接

FPGA學習嵌入式硬件最小系統搭建（二）（RAM，system_id及PIO等）上篇NIOS處理器設置中未提到時鐘設置，一般在定製個人的NIOS系統之前，需要配置系統時鐘，因爲開發板上的晶振是50MHz，輸入給系統的時鐘就是外部晶振的時鐘頻率，因此這裏設置爲50MHz。有兩種設置方法。由上圖可知，第一種直接雙擊clk_0，修改系統時鐘，第二種是點擊clock settings，在這裏修改系統時

>>阅读原文<<