嵌入式系統硬件組成-3.5.1

目標：熟悉典型ARM芯片S3C2410的硬件組成，瞭解存儲控制組件，時鐘電源組件的功能及組成。 1.S3C2410的硬件組成 內部具有分離的16KB大小的指令Cache和16KB大小的數據Cache。同時由於採用哈佛體系結構，程序存儲器與數據存儲器分開，分別有各自的存儲管理器件MMU。採用五級指令流水線。使用ARM公司特有的AMBA總線，對於高速組件採用AHB總線，而對於低速外設接口則採用APB總

>>阅读原文<<