cadence allegro 板級仿真記錄

DDR3同組線不同層仿真測試(DQ/DM top層，DQS sig1層) DQ/DM走頂層，數據選通DQS走SIG1層 1.佈線圖 2.未使用ODT模型下的仿真結果 2.1 TOP層信號波形： 2.2 SIG1層信號波形： 2.3 DQS與DQ信號延遲：（反應過孔的大概延時情況） 3.使用ODT模型下的仿真結果 3.1 TOP層信號波形： 3.2 SIG1層信號波形： 3.3 DQS與DQ信號延遲

>>阅读原文<<