verilog學習筆記--基礎知識(一)

說明：本文是一個學習筆記。 verilog概述 verilog基礎知識 verilog的語言特點 ASIC與FPGA 時序約束 競爭與冒險的存在 時序約束 FPGA的主要組成部分 verilog基礎知識 個人理解，verilog是一種簡化數字電路開發的硬件描述語言。它和其他編程語言不太一樣，它核心在描述，既學習的重點應該落在電路上，用verilog如何搭出想要的電路。 verilog的語言特點 在

>>阅读原文<<