FPGA入門系列1

模塊書寫 Verilog HDL 語言的基本語法與 C語言相似，因此與 VHDL 相比較更容易上手。但與C語言有很大的不同，在執行上，C語言是順序執行，而Verilog HDL在always塊裏是順序執行，但每個always塊之間是並行的，所以FPGA相比與傳統的單片機、DSP速度上要快很多。 本章將會在實際小項目的基礎上，以 Verilog HDL 語言爲主， 教讀者怎麼更方便、更高效的學習 F

>>阅读原文<<