FPGA綜合系統設計（七）基於DDC的兩路信號相位差檢測

概述 本文記錄一個簡單的數字信號處理綜合系統。在這個設計實例中，由DDS生成模擬中頻信號與本振信號，使用DDC（Digital Down Converter，數字下變頻）提取出同相份量i和正交份量q，計算兩路信號之間的相位差，將測量結果經過串口發送至PC，使用Qt上位機作界面顯示。git 這是一些完成本文設計的參考文章： 1. DDS IP核的使用參考FPGA數字信號處理（一）數字混頻（NCO與D

>>阅读原文<<