基於FPGA的updata大綜合設計

轉至：https://blog.csdn.net/Headogerz/article/details/82346431 1.原理圖，這次的協議是7*55/d5/aa（擦出flash）55（在flash中寫入數據）。因此frame的控制模塊至關重要。 2.仿真結果  這是仿真的frame控制模過濾協議之後產生的擦除地址與標誌位，圖中可以看出能夠產生。     這是flash的擦除模塊，這是flash

>>阅读原文<<