計組實驗一 - 8位可控的二進制補碼加減法器

實驗說明： 1.使用 quartusII 9.0 完成8位可控的二進制補碼加減法器 2.使用 VHDL 語言編寫代碼 3.學會模塊化編程處理web 實驗步驟 一. 先實現一位全加器 library ieee; use ieee.std_logic_1164.all; entity fa is port(a,b,ci : in std_logic; s,co : out std_l

>>阅读原文<<