從異步十六進制加法計數器(統一使用上升沿觸發的D觸發器)的設計, 看異步時序邏輯電路時鐘的選擇

       在10.28日的博客中講述瞭如何設計異步十進制加法計數器, 這裏我們再以異步十六進制加法計數器的設計, 加深對異步時序邏輯電路設計思路的理解.        設計方案1:        第一步, 和同步時序邏輯電路的設計套路一樣, 列十六進制加法計數器的狀態表:        第二步, 將狀態表轉換爲時序圖, 並從中找出Q0、Q1、Q2和Q3的變化規律: 從時序圖中可以看出, 只要系

>>阅读原文<<