FPGA之IO信號類型深入理解

在FPGA設計開發中，很多場合會遇到同一根信號既可以是輸入信號，又可以是輸出信號，即IO類型（Verilog定義成inout）。 　　對於inout型的信號，我們既可以使用FPGA原語來實現，也可以使用Verilog代碼來實現。下面將介紹在Xilinx 7系列FPGA上兩種實現方式的差別和注意點。 　　不管哪種方式實現IO功能，從編譯結果看都會調用IOBUF原語，爲此，我們先來看一下IOBUF的結

>>阅读原文<<