FPGA之IO信號類型深刻理解

　　在FPGA設計開發中，不少場合會遇到同一根信號既能夠是輸入信號，又能夠是輸出信號，即IO類型（Verilog定義成inout）。spa 　　對於inout型的信號，咱們既能夠使用FPGA原語來實現，也能夠使用Verilog代碼來實現。下面將介紹在Xilinx 7系列FPGA上兩種實現方式的差異和注意點。設計 　　無論哪一種方式實現IO功能，從編譯結果看都會調用IOBUF原語，爲此，咱們先來看一

>>阅读原文<<