HDL設計之低功耗設計

本文轉載自IamSarah博友的原創文章！ 最近在看《硬件架構的藝術》這本書，本篇博文也是來自書中的內容。隨着工藝的進步，低功耗設計顯得越來越重要了。作爲一個數字前端設計師，我們就來看看如何在RTL級別減低功耗。實質上在大規模ASIC設計中，當RTL級設計完成的時候，整個系統至少80%的功耗就已經確定。後端流程沒有辦法修復微架構，而微架構和RTL代碼風格對於動態和靜態功耗有極大的影響。下面就說說在

>>阅读原文<<