數字SOC設計之低功耗設計入門（六）——門級電路低功耗設計優化

三、門級電路低功耗設計優化 　　（1）門級電路的功耗優化綜述 　　門級電路的功耗優化(Gate Level Power Optimization，簡稱GLPO)是從已經映射的門級網表開始，對設計進行功耗的優化以滿足功耗的約束，同時設計保持其性能，即滿足設計規則和時序的要求。功耗優化前的設計是已經映射到工藝庫的電路，如下圖所示：  　　　　 　　門級電路的功耗優化包括了設計總功耗，動態功耗以及漏電功

>>阅读原文<<