組合邏輯電路的競爭冒險

組合電路競爭冒險的原因 設計組合電路是都沒有考慮邏輯電路的延遲時間，對電路產生的影響，實際上信號經過邏輯門都有延遲時間，由於不同路徑上門的技術不同或者門的級數相同，而且各個們都有傳輸延遲的差異，使電路在信號電平變化瞬間可能與穩態下的輸出不一樣 對於紅色的部分的尖脈衝-稱爲毛刺 什麼是競爭冒險 消除競爭冒險的方法

>>阅读原文<<