【 FPGA 】組合邏輯中的競爭與險象問題（二）

競爭與險象的討論前提 當多個輸入發生變化時，由於變化時刻以及延遲的影響，組合邏輯的輸出中必然存在着不穩定態。但是通過上篇博文的分析：組合邏輯中的競爭與險象問題（一），我們發現即使僅有一個輸入發生變化時，組合邏輯的輸出仍可能存在問題，這便是組合邏輯中存在的最大隱患：競爭與險象。 什麼是競爭？ 組合邏輯的本質是與或非門，因此無論多麼複雜的電路，其本質都是上面三種運算組成。由於競爭是針對僅有一個輸入變化

>>阅读原文<<