Vivado中信號被優化掉，無法使用探針

轉載： 寫了一段 Verilog代碼，辛辛苦苦花了很長時間綜合，在debug的過程中，卻找不到需要debug的信號了，查看網表發現沒有？ 這種情況是因爲我們的某些中間信號被優化掉了。 被優化掉的原因有可能是你這個信號確實對後面的輸出沒用，我寫的這個項目由於還在中間過程，功能還沒有完善，所以不想把大量的中間信號作爲輸出，所以被優化掉了，以至於在debug過程中找不到這些信號。 如何解決這個問題呢？

>>阅读原文<<