IC設計中時鐘偏斜對延時的影響

IC設計中時鐘偏斜對延時的影響 1. 什麼是時鐘偏斜 芯片實際工作中，時鐘並不是同時到達各個時序元件，在到達時間上又某種不確定性，因而可能減少用於計算的時間。 如下圖所示：圖中加粗clk線表示時鐘可能最遲到達的時間。斜陰影線(hashed line)表示由於時鐘偏斜，時鐘可能提早達到的時間範圍。 2.時鐘偏斜對延時的影響 在以觸發器爲基礎的系統中對於最大延時約束，最壞情形發生在發送觸發器接收的是最

>>阅读原文<<