RTL綜合----for循環

對於如今的仿真器，for循環通常都是能夠綜合的。web `timescale 1ns / 1ps module test( input clk, rst_n, input [7:0] data, output reg [2:0] num ); //====================================

>>阅读原文<<