一些 for循環 電路的綜合結果（systemVerilog）

一些電路的綜合結果 阻塞賦值 = 一般不帶D-Q延時；非阻塞賦值<= 帶D-Q延時。阻塞和非阻塞是針對塊內下一條語句而言，阻塞賦值會阻塞後面語句執行（後面的邏輯例化於阻塞邏輯之後），在完成該條阻塞賦值後再執行後面的語句。這也與D-Q延時對電路的影響一致。 組合邏輯 //組合邏輯 always_combbegin:comb_led LEDR[2:0]='0;//默認 for(int i =0;i<4

>>阅读原文<<