時鐘抖動(Clock Jitter)和時鐘偏斜(Clock Skew)

   系統時序設計中對時鐘信號的要求是非常嚴格的,因爲我們所有的時序計算都是以恆定的時鐘信號爲基準。但實際中時鐘信號往往不可能總是那麼完美,會出現抖動(Jitter)和偏移(Skew)問題。 所謂抖動(jitter),就是指兩個時鐘週期之間存在的差值,這個誤差是在時鐘發生器內部產生的,和晶振或者PLL內部電路有關,佈線對其沒有影響。如下圖所示:     除此之外,還有一種由於週期內信號的佔空比發生
相關文章
相關標籤/搜索