verilog學習（二）語法之數據基礎

一、關於模塊 Verilog 的基本設計單元是「模塊」 （block）。一個模塊是由兩部分組 成的 ，一部分描述接 口，另一部分描述邏輯功能 ，即定義輸入是如何影響輸出的 。                                       如圖，verilog 程序包括 4 個主要部分 : 端 口定義 、I/ O 說明、內部信號聲明和功能定義 。   引用模塊的兩種方式： ( 1） 在

>>阅读原文<<