1. verilog 基礎語法

1 模塊結構     端口： module 模塊名(端口1, 端口2, 端口3)     內容：         I/O說明：             input 端口名;             output 端口名;         內部信號：             reg [width-1:0]  r變量1,r變量2;             wire [width-1:0] w變量1,w

>>阅读原文<<